Die Herstellung von HDI-Leiterplatten unterscheidet sich von der herkömmlichen Produktion mehrlagige Leiterplatten durch die Verwendung eines sequenziellen Aufbauprozesses. Herkömmliche Mehrschichtleiterplatten werden nur einmal laminiert, während HDI Leiterplatten in wiederholten Zyklen aus Laminieren, Laserbohren, Metallisieren und Via-Füllen hergestellt werden.
Strukturen wie 1+N+1 erfordern zwei Laminierzyklen, 3+N+3 erfordern vier Zyklen. Jeder zusätzliche Zyklus birgt Risiken hinsichtlich der Passgenauigkeit, der Beschichtung und der Produktionsausbeute. Im Folgenden werden der gesamte Fertigungsablauf, die wichtigsten Prozessparameter und die Anforderungen an die Qualitätskontrolle behandelt.
Herkömmliche mehrschichtige Leiterplatten erreichen die Verbindung zwischen den Schichten durch einen einzigen Laminier-, Bohr- und Beschichtungsvorgang. Im Gegensatz dazu erfordern HDI-Leiterplatten erfordern wiederholte geschlossene Prozesszyklen: Laminieren → Laserbohren → Desmear → Metallisierung der Microvias → Füllen und Planarisieren der Durchkontaktierungen → Strukturierung der Schaltkreise. Konfigurationen mit höherer Schichtanzahl (1+N+1, 2+N+2, 3+N+3, Any-Layer-ELIC) erfordern mehr Fertigungszyklen, was die Anforderungen an Prozesspräzision, Anlagenleistung und prozessbegleitende Kontrolle exponentiell erhöht. Dieser Artikel behandelt umfassend den gesamten Fertigungsablauf für die Serienproduktion von HDI-Leiterplatten und deckt dabei Prozessprinzipien, zentrale Risikopunkte, Qualitätskontrollkriterien, Strategien zur Ausbeuteoptimierung sowie Muster der Produktionsdurchlaufzeiten ab.
Allgemeine Prinzipien und Herausforderungen bei der Herstellung von HDI-Leiterplatten
Herkömmliche Leiterplatten nutzen mechanisches Bohren für die Verbindung zwischen den Schichten, was jedoch mit Einschränkungen hinsichtlich der Mindestbohrungsgröße, großen Stichlängen und hohen parasitären Parametern einhergeht, wodurch sie mit BGA-Gehäusen mit einem Rastermaß unter 0,5 mm nicht kompatibel sind. HDI-Leiterplatten nutzen die Technologie des sequenziellen Aufbaus mit mikroskopisch kleinen Blind-Vias mittels Laserschnitt.
Flache Durchkontaktierungen werden nur zwischen elektrisch verbundenen Schichten gebildet, ohne die gesamte Leiterplatte zu durchdringen, was eine stubfreie, hochdichte Verbindung mit hervorragender Signalintegrität ermöglicht.
Die größte Herausforderung bei der HDI-Leiterplattenfertigung liegt nicht in der Herstellung einzelner Schichten, sondern in der Kontrolle kumulativer Fehler, die durch wiederholte zyklische Prozesse verursacht werden. Jeder Laminierungsschritt verursacht Harzfluss, thermische Ausdehnung und Kontraktion sowie eine Verformung der Platte; jeder Laserbohrvorgang führt zu geringfügigen Positionsabweichungen; jeder Galvanisierungsdurchlauf bringt Abweichungen in der Gleichmäßigkeit der Kupferdicke mit sich.
Während herkömmliche Leiterplatten mit festen Prozessparametern in Massenproduktion hergestellt werden können, erfordert die HDI-Fertigung eine dynamische Kompensation von Zyklus zu Zyklus, eine schichtspezifische Steuerung und eine Prüfung nach jedem einzelnen Arbeitsschritt. Dies kennzeichnet die entscheidende Kompetenzlücke zwischen High-End-HDI-Spezialisten und Herstellern von Allzweck-Leiterplatten.
Regeln für die Laminierzyklen bei typischen HDI-Konstruktionen:
1+N+1: ein Aufbauzyklus pro Seite, insgesamt 2 Laminierzyklen
2+N+2: insgesamt 4 Laminierzyklen
3+N+3: insgesamt 6 Laminierzyklen
HDI mit beliebigen Schichten: unabhängige Microvia-Verbindungen zwischen beliebigen benachbarten Schichten, mit der maximalen Anzahl an Laminier- und Bohrzyklen und der höchsten Prozesskomplexität.
HDI-Leiterplatten-Fertigungsprozess
Stufe 0: Design und Fertigungsvorbereitung
Die Produktionsplanung beginnt bereits vor dem Zuschneiden der Rohmaterialplatten. Prozessingenieure legen sequenzielle Schichtaufbaureihen entsprechend den Schichtaufbauarten (1+N+1, 2+N+2, Any-Layer) fest, berechnen Laserbohrzyklen und identifizieren Bereiche, die eine Via-Füllung erfordern.
Im Rahmen von DFM-Prüfungen (Design for Manufacturability) werden Leiterbahnbreiten/-abstände, Lochabmessungen und Schichtkonfigurationen anhand der prozesstechnischen Möglichkeiten im Werk überprüft. Durch technische Abklärungen werden Designkonflikte vor der Freigabe der Werkzeuge gelöst.
Eine bewährte Richtlinie für die Massenproduktion: Vergrößern Sie den Durchmesser des Capture-Pads um 20–30 μm über den minimalen Designwert hinaus. Dies führt zu einem vernachlässigbaren Verlust an Leiterbahndichte, sorgt jedoch für eine erhebliche Verbesserung der Ausbeute.
Phase 1: Kernfertigung (innere Schichten)
Vorbereitung der Kupferoberfläche: Durch mechanisches Bürsten in Kombination mit einer chemischen Behandlung werden Kupferoxide entfernt, um eine zufriedenstellende Haftung des Trockenfilms zu gewährleisten.
Trockenfilm-Laminierung: Lichtempfindlicher Fotolack wird auf die Kupferfolienoberflächen laminiert.
Musterbelichtung: Das Schaltungsdesign wird durch UV-Belichtung oder Laser-Direct-Imaging (LDI) übertragen.
Entwicklung und Säureätzung: Nicht belichteter Fotolack wird entfernt; überschüssiges Kupfer wird weggeätzt, um Leiterbahnen in den inneren Schichten zu bilden.
AOI-Prüfung: Die automatisierte optische Inspektion erkennt Unterbrechungen, Kurzschlüsse, Nadellöcher und Überätzungsfehler vor dem anschließenden Laminieren.
Braunoxidbehandlung: Durch Mikroätzung entsteht eine mikrorauhe Kupfermorphologie, um während der Laminierung eine robuste Verbindung mit dem Prepreg herzustellen.
Typische Spezifikationen für die Massenproduktion: inneres Basiskupfer 18 μm, Maßtoleranz der fertigen Leiterbahn ±10 μm, Registergenauigkeit zwischen den Schichten ±25 μm. Die Kernlaminierung erfolgt unter Vakuum bei 185–205 °C bei streng geregelten Kühlprofilen und einer Validierung des Harzflusses durchgeführt.
Schritt 2: Aufbauprozess – Kern der HDI-Leiterplattenfertigung
Laserbohren: Ein CO₂- oder UV-Laser abträgt dielektrisches Material bis auf die vorgesehenen Kupferpads der inneren Schichten, um blinde Mikrovias zu bilden. Öffnungsbereich in der Massenproduktion: 60–100 μm; Positionstoleranz ±20 μm. Moderne Lasersysteme führen nach dem Bohren eine Einzellochprüfung durch, bei der Öffnungsmaß, Rundheit, Freilegung des Bodenkupfers und verbleibende Rückstände überprüft werden. Defekte Mikrovias lassen sich in nachgelagerten Prozessen nicht mehr reparieren.
Desmear: Durch die Laserablation bleiben Harzrückstände an den Seitenwänden der Durchkontaktierungen zurück. Eine nasschemische Desmear-Behandlung mit Permanganat oder eine Plasma-Desmear-Behandlung beseitigt diese Rückstände gründlich. Unvollständiges Desmear ist eine der Hauptursachen für eine schlechte Haftung der Durchkontaktierungshülse.
Chemische und elektrolytische Kupferbeschichtung: Eine dünne chemische Kupfer-Keimschicht von 0,3–0,5 μm macht die dielektrischen Via-Wände leitfähig. Durch anschließende elektrolytische Beschichtung wird eine Kupferdicke von mindestens 5–8 μm auf den Via-Wänden und den Paneloberflächen aufgebracht. Die Impulsbeschichtung führt im Vergleich zur Gleichstrombeschichtung zu einer homogeneren Kupferverteilung, insbesondere bei gestapelten Microvia-Strukturen.
Via-Füllung und Planarisierung: Das Füllen mit Kupfer und die Planarisierung werden bei Mikrovias angewendet, die für gestapelte Via- oder Via-in-Pad-Anwendungen dienen. Qualitätsziele: hohlraumfreie Füllung, Kupferdicke am Boden >20 μm, Oberflächenunebenheiten von weniger als 15 μm.
Musterbelichtung und Ätzen: Erzeugung von Schaltungsmustern für jede Aufbauschicht. Laser Direct Imaging (LDI) wird aufgrund der überragenden Passgenauigkeit in Bezug auf das Kernsubstrat bevorzugt.
Zyklische Iteration: Ein 3+N+3 HDI-Leiterplatte wiederholt diesen vollständigen Zyklus dreimal auf jeder Außenseite. Jede Laminierung führt zu einer leichten Passgenauigkeitsabweichung. Die Skalierungskompensation der Druckvorlage muss Zyklus für Zyklus neu berechnet werden, da sich die Ausdehnungseigenschaften des Harzes nach jedem Pressvorgang unterscheiden. Die Anwendung eines einzigen universellen statischen Kompensationsfaktors auf die gesamte Leiterplatte führt zu einer Anhäufung von Ausrichtungsfehlern.
Schritt 3: Bearbeitung der Außenschichten, Oberflächenveredelung und Endprüfung
Belichtung der Außenschichten und Musterplattierung zur Bildung der endgültigen Leiterbahnen.
Aufbringen der Lötmaske: Die flüssige, fotobelichtbare Lötmaske (LPISM) wird belichtet und vollständig ausgehärtet.
Auswahl der Oberflächenveredelung: ENIG für BGA-orientierte Hochgeschwindigkeits-Designs; ENEPIG für Drahtbond-Anwendungen; OSP für kostensensible Verbraucherprodukte. Die Oberflächenebenheit ist entscheidend für Via-in-Pad-Bereiche, die sich unter montierten Bauteilen befinden.
Beschriftung und Entpaneling: Siebdruckbeschriftung, gefolgt von CNC-Fräsen oder V-Kerben zum Trennen der Leiterplatten vom Panel.
Elektrische Prüfung: 100-prozentige Durchgangsprüfung und Isolationsprüfung mittels Flying-Probe- oder Vorrichtungs-basierter Prüfgeräte.
Endkontrolle: Sichtprüfung, Maßprüfung und Überprüfung der Lochpositionen.
FAQ
F: Wie werden HDI-Leiterplatten hergestellt?
A: Durch sequenziellen Aufbau. Zunächst wird ein herkömmliches Kernsubstrat hergestellt. Jede Aufbauschicht, die Microvias enthält, wird laminiert, lasergestanzt, metallisiert und gefüllt, bevor die nächste Schicht aufgebracht wird. Die Strukturierung der Außenschichten, die Lötmaske, die Oberflächenveredelung und die elektrische Abnahmeprüfung vervollständigen die fertige Leiterplatte.
F: Was macht die HDI-Leiterplattenfertigung anspruchsvoller als die Herstellung von Standard-Leiterplatten?
A: Wiederholte Laminierzyklen. Jeder Zyklus birgt zusätzliche Risiken hinsichtlich der Passgenauigkeit, eine höhere Komplexität bei der Galvanisierung und eine Anfälligkeit der Ausbeute, was eine spezielle Anpassung der Druckvorlage pro Zyklus erfordert. Laserbohren, hohlraumfreies Füllen der Durchkontaktierungen und die Überprüfung anhand von Mikroschnitten erhöhen die Anforderungen an die Prozesskontrolle zusätzlich.
F: Welche Qualitätsprüfungen sind für die HDI-Fertigung am wichtigsten?
A: Die Registrierung zwischen den Schichten (±25 μm), die Toleranz der lasergebohrten Öffnungen (±10 μm), die Kupferdicke der Mikrovias (≥15 μm), die hohlraumfreie Via-Füllung, die Impedanztoleranz (±7 %) und der 100-prozentige elektrische Test. Mikroschnitte im Querschnitt sind die einzige zuverlässige Methode, um die Kupferintegrität an den Knickbereichen der Mikrovias und an den Via-Böden zu überprüfen.
F: Warum erfordert die HDI-Fertigung längere Vorlaufzeiten?
A: Jede einzelne Aufbauschicht durchläuft einen vollständigen Arbeitsablauf, bestehend aus Laminieren – Bohren – Plattieren – Füllen – Belichten. Im Vergleich zu herkömmlichen Leiterplatten gleicher Komplexität verlängert sich die Vorlaufzeit bei 1+N+1-Konstruktionen um 3–5 Arbeitstage, bei 2+N+2-Konstruktionen um 5–8 Arbeitstage und bei 3+N+3-Konstruktionen um 8–12 Arbeitstage.
F: Was versteht man unter einer Artwork-Kompensation bei HDI-Leiterplattenfertigung?
A: Skalierungsanpassungen, die auf die Leiterplattenvorlage angewendet werden, um durch Harz verursachte Maßänderungen während jedes Laminierungszyklus auszugleichen. Die Kompensationsparameter müssen für jeden Pressschritt neu berechnet werden. Die Verwendung eines einzigen Kompensationskoeffizienten für die gesamte Platte führt zu einer Akkumulation von Passungsabweichungen und zählt zu den Hauptursachen für Ertragsverluste bei der HDI-Fertigung.
Die HDI-Leiterplattenfertigung stellt ein hochpräzises, mehrzyklisches, dynamisch angepasstes und streng kontrolliertes, hochentwickeltes Prozesssystem dar. Die zentrale technische Herausforderung liegt nicht in der Strukturierung einzelner Schichten, sondern im umfassenden Management von Verformungskompensation, Microvia-Bildung, hohlraumfreier Via-Befüllung, gleichmäßiger Kupferabscheidung, der Passgenauigkeit zwischen den Schichten sowie latenten Defekten, die durch aufeinanderfolgende Aufbauprozesse entstehen.
